東京大学大学院工学系研究科の竹内健 准教授、慶應義塾大学理工学部の黒田忠広 教授と石黒仁揮 准教授らの研究チームは2月20日、非接触型の固体記憶媒体ソリッド・ステート・ドライブ(SSD)メモリの研究開発において、3つの革新技術を開発したことを発表した。同研究成果の詳細は、2012年2月19日から23日(米国西部時間)に米国・サンフランシスコで開催されている「国際固体素子回路会議(ISSCC 2012)」で発表される予定。
今回発表された内容は、フラッシュメモリの寿命を最大10倍(実験値)に延ばす誤り訂正回路を有するメモリシステム、メモリモジュールを回路基板に載せるだけでプロセッサと双方向通信できる世界最高クラスの速度(1ピン当たり7Gbps)の非接触メモリシステム、最大0.52Wの電力を数μsの応答速度(従来比2桁高速化)で伝送できる非接触給電システムを開発したというもの。
今回の開発技術を統合することで、128Gビット以上の大容量ワイヤレスSSDメモリ製作が可能となるため、データセンターでは従来のHDDからSSDメモリへの置き換えにより処理の10倍高速化、消費電力の半減化が可能になる他、世界市場1兆円規模のメモリモジュールビジネスに大きな経済効果をもたらす可能性があるという。また、同技術は、将来、小型バッテリフリーの大容量メモリカードを実現する際にも鍵となる革新技術として期待されるともしている。
研究チームが開発した高信頼メモリシステムでは、フラッシュメモリを30nm以下に微細化することを目的としている。しかし微細化を行うと、隣接するメモリセルとの間で電気的な干渉が生じ、メモリセルのしきい値電圧が変動してエラーを起こす。このエラーは従来技術では解決できなかったため、メモリの大規模化は困難であった。
 |
|
東京大学と慶應義塾大学の研究経緯と研究プログラムの概要 |
研究チームはこの課題を解決するために、干渉の補正によるエラーの低減と高速な読み出しを両立し、メモリの大規模化を実現するエラー予測LDPC(低密度パリティ検査符号)という新技術を開発。具体的には、あるメモリセルについて情報を読み出しする際に、周囲に隣接するメモリセルのデータパターン、書き換え回数、データ保持時間などの情報から予め作成する不良率のデータベースを参照して読み出しのエラー確率を算出し、エラーを訂正する。その結果、メモリの寿命を最大10倍(実験値)にまで延ばすことが実証され、この結果により、フラッシュメモリは20nm以下で微細化できるようになり、128Gビット以上の大容量化が実現可能となるという。
 |
|
東京大学によるフラッシュメモリの長寿命化、高速化技術。左上がメモリセルの干渉のイメージ。右上が従来のLDPC。下が今回開発されたエラー予測LDPC |
また、メモリモジュールは、複数のDRAMを装備・配線して接続端子を設けた基板で、電子機器の主要部品だが、このメモリモジュールのデータ転送速度が電子機器の性能を決めるため、その高速化が必要で、2015年頃には最大毎秒4.3Gbps(DDR4規格)が必要性能になると予測されている。しかし転送速度を毎秒5Gbps以上にすると、信号がバスで分岐し、ソケットを通過するたびに反射や歪みが生じるなど、信号の信頼性を損なう深刻な問題があった。そこで研究チームでは、入出力信号を区別して反射やひずみを抑制する方向性結合器を用いて信号を分岐する新技術を開発した。同技術では、結合器の結合度を調整することで、各メモリモジュールに伝送する信号エネルギーを等しくし、信号波形を整えている。その結果、ビット誤りの少ない高信頼のデータ転送を可能にし、かつ1ピン当たり7Gbpsの通信に成功した。
 |
|
慶應義塾大学による非接触DRAMモジュールと7Gbpsの通信波形。左上が非接触モジュール。右上がエネルギー等配分メモリバス。下が7Gbpsの実測波形 |
現状のスマートフォンなどでは微少電力給電(数十mWレベル)に限られ、高速給電も不要だったが、将来の大容量メモリカードではWレベルの高効率、高速のワイヤレス給電技術が必要となる。しかし、電力輻射によるエネルギー損失があるため高効率給電は困難だった。そこで今回の研究では、電力輻射を抑制し、高効率を維持しながら、高速の消費電力変動に対応して高速に送信電力を制御するスイッチング変調技術が開発された。同技術では、受電側の電圧を一定に保つために、カードの動作状態(読み出し/書き込み)に応じて高速に大きく変動するカード側消費電力に追従して、送信電力側でスイッチング周波数を共振周波数およびその分数調波の間で変調するようにした結果、カード側の消費電力が数μs以内に1桁変動した場合においても、受電側の最大電圧降下は2%程度に抑えることができることが確認された。これは従来比2桁以上の高速化だという。
도쿄대학 대학원 공학계 연구과의 타케우치 켄준교수, 케이오 기쥬쿠 대학 이공학부의 쿠로다 타다시광교수와 이시구로 히토시휘준교수들의 연구팀은 2월 20일, 비접촉형의 고체 기억 매체 솔리드·스테이트·드라이브(SSD) 메모리의 연구 개발에 대하고, 3개의 혁신 기술을 개발한 것을 발표했다.동연구 성과의 자세한 것은, 2012년 2월 19일부터 23일(미국 서부 시간)에 미국·샌프란시스코에서 개최되고 있는 「국제 고체 소자 회로 회의(ISSCC 2012)」로 발표될 예정.
이번 발표된 내용은, 플래쉬 메모리의 수명을 최대 10배(실험치)에 늘리는 잘못 정정 회로를 가지는 메모리시스템, 메모리 모듈을 회로 기판에 싣는 것만으로 프로세서와 쌍방향 통신할 수 있는 세계 최고 클래스의 속도(1 핀 당 7Gbps)의 비접촉 메모리시스템, 최대 0.52 W의 전력을 수μ s의 응답 속도(종래비 2자리수 고속화)로 전송할 수 있는 비접촉급전시스템을 개발했다고 하는 것.
이번 개발 기술을 통합하는 것으로, 128 G비트 이상의 대용량 무선 SSD 메모리 제작이 가능해지기 위해, 데이터 센터에서는 종래의 HDD로부터 SSD 메모리에의 치환에 의해 처리의 10배 고속화, 소비 전력의 반감화가 가능하게 되는 것 외, 세계 시장 1조엔 규모의 메모리 모듈 비지니스에 큰 경제 효과를 가져올 가능성이 있다고 한다.또, 동기술은, 장래, 소형 배터리 프리의 대용량 메모리 카드를 실현할 때에도 열쇠가 되는 혁신 기술로서 기대된다고도 하고 있다.
연구팀이 개발한 고신뢰 메모리시스템에서는, 플래쉬 메모리를 30 nm이하에 미세화하는 것을 목적으로 하고 있다.그러나 미세화를 실시하면, 인접하는 메모리 셀과의 사이에 전기적인 간섭이 생기고 메모리 셀의 해 귀의치 전압이 변동하고 에러를 일으킨다.이 에러는 종래 기술에서는 해결할 수 없었기 때문에, 메모리의 대규모화는 곤란했다.
|
|
도쿄대학과 케이오 기쥬쿠 대학의 연구 경위와 연구 프로그램의 개요 |
연구팀은 이 과제를 해결하기 위해서, 간섭의 보정에 의한 에러의 저감과 고속의 읽기를 양립해, 메모리의 대규모화를 실현하는 에러 예측 LDPC(저밀도 패리티 검사 부호)라고 하는 신기술을 개발.구체적으로는, 어느 메모리 셀에 대하고 정보를 읽어낼 때 에, 주위에 인접하는 메모리 셀의 데이터 패턴, 개서 회수, 데이터 보관 유지 시간등의 정보로부터 미리 작성하는 불량율의 데이타베이스를 참조해 읽기의 에러 확률을 산출해, 에러를 정정한다.그 결과, 메모리의 수명을 최대 10배(실험치)에까지 늘리는 것이 실증되어 이 결과에 의해, 플래쉬 메모리는 20 nm이하로 미세화할 수 있게 되어, 128 G비트 이상의 대용량화가 실현 가능해진다고 한다.
|
|
도쿄대학에 의한 플래쉬 메모리의 장기 수명화, 고속화 기술.좌상이 메모리 셀의 간섭의 이미지.우상이 종래의 LDPC.아래가 이번 개발된 에러 예측 LDPC |
또, 메모리 모듈은, 복수의 DRAM를 장비·배선해 접속 단자를 마련한 기판으로, 전자기기의 주요 부품이지만, 이 메모리 모듈의 데이터 전송 속도가 전자기기의 성능을 결정하기 위해, 그 고속화가 필요하고, 2015년경에는 최대 매초 4.3Gbps(DDR4 규격)가 필요성능이 된다고 예측되고 있다.그러나 전송 속도를 매초 5 Gbps 이상으로 하면, 신호가 버스로 분기 해, 소켓을 통과할 때마다 반사나 일그러짐이 생기는 등, 신호의 신뢰성을 해치는 심각한 문제가 있었다.거기서 연구팀에서는, 입출력 신호를 구별해 반사나 폐해를 억제하는 방향성 결합기를 이용해 신호를 분기 하는 신기술을 개발했다.동기술에서는, 결합기의 결합도를 조정하는 것으로, 각 메모리 모듈에 전송하는 신호 에너지를 동일하게 해, 신호 파형을 정돈하고 있다.그 결과, 비트 잘못의 적은 고신뢰의 데이터 전송을 가능하게 해, 한편 1 핀 당 7 Gbps의 통신에 성공했다.
|
|
케이오 기쥬쿠 대학에 의한 비접촉 DRAM 모듈과 7 Gbps의 통신 파형.좌상이 비접촉 모듈.우상이 에너지등 배분 메모리 버스.아래가 7 Gbps의 실측 파형 |
현상의 스마트 폰등에서는 미소 전력급전(수십 mW레벨)에 한정되어 고속급전도 불필요했지만, 장래의 대용량 메모리 카드에서는 W레벨의 고효율, 고속의 무선급전기술이 필요하다.그러나, 전력 복사에 의한 에너지 손실이 있기 위해 고효율급전은 곤란했다.거기서 이번 연구에서는, 전력 복사를 억제해, 고효율을 유지하면서, 고속의 소비 전력 변동에 대응해 고속으로 송신 전력을 제어하는 스위칭 변조 기술이 개발되었다.동기술에서는, 수전측의 전압을 일정하게 유지하기 위해서, 카드의 동작 상태(읽어내/기입)에 따라 고속으로 크게 변동하는 카드측 소비 전력에 추종 하고, 송신 전력측에서 스위칭 주파수를 공진 주파수 및 그 만큼수조파의 사이에 변조하도록(듯이) 한 결과, 카드측의 소비 전력이 수μ s이내에 1자리수 변동했을 경우에 대해도, 수전측의 최대 전압강하는2% 정도로 억제할 수 있는 것이 확인되었다.이것은 종래비 2자리수 이상의 고속화라고 한다.